明細書

マルチチップ型半導体装置

5 技術分野

本発明は、複数の半導体チップを同一パッケージに収容したマルチチップ型半導体装置に関する。

背景技術

複数の半導体チップを互いに接続して樹脂モールドしてなるマルチチップ型半導体装置では、半導体チップ相互間の接続が種々の形態で行われる。例えばボンディングワイヤで半導体チップ間の接続が行われる場合もあり、また、半導体チップ同士を重ね合わせてチップ・オン・チップ構造とし、バンプを介して半導体チップ同士の電気接続が行われる場合もある。さらには、配線基板上に複数の半導体チップを接合することによって、複数の半導体チップ同士の電気接続が達成されている場合もある。

同一パッケージに複数のチップを収容する理由としては、例えば高周波信号処理と低周波ベース処理とが必要なLSIを集積化した 30 場合、低周波用プロセスを用いて1チップで集積化すると周波数特性が不足するため、高周波信号処理が不可能になり、また高周波用プロセスを用いて1チップで集積化するとコストアップになることなどがあげられる。このような場合、それぞれの半導体チップの耐圧がそれぞれ異なる場合があり、種々の解決課題がある。

25 異なる耐圧のチップを同一パッケージに収容したマルチチップ型

15

20

半導体の動作テストにおける課題解決法に関しては、例えば特開2000-332193号公報に記載された技術を例示することができる。

シルアルデータ伝送に関する課題の解決法について図6を参照し 5 て説明する。

図6は異なる耐圧のチップを同一パッケージに収容した従来のマルチチップ型半導体の構成を示すブロック図であり、第1の半導体チップ1と第2の半導体チップ2とをパッケージ3に収納したマルチチップ型半導体装置であり、第1の半導体チップ1は第1シリアルデコーダ6と外部接続部13とを備えており、第2の半導体チップ2は第2シリアルデコーダ5と外部接続部23とを備えている。

電圧源7はマイコン(マイクロコンピュータ)8と第1の半導体チップ1に接続されている。マイコン8から供給されるシリアルデータの一方は、シリアルデータ用外部接続端子12を介して第1の半導体チップ1に供給され、他方は電圧変換回路21を介してシリアルデータの電圧を減圧し、シリアルデータ用外部接続端子22を介して第2の半導体チップ2に供給される。

マイコン8から供給されたシリアルデータは、並列的に第1の半 導体チップ1と第2の半導体チップ2に出力され、第1の半導体チ ップ1と第2の半導体チップ2の内部回路を制御する。

なお第1の半導体チップ1は高耐圧チップであり、第2の半導体 チップ2は低耐圧チップであって、低耐圧チップの耐圧値はマイコ ン8から供給されるシリアルデータの電圧値以下である。

しかしながら、図 6 に示す従来のマルチチップ型半導体装置のシ 25 リアル伝送方式では、低耐圧チップに外部からシリアルデータを供 給するため、シリアルデータ用外部接続端子22が必要であって、 ピン数の増大、すなわち実装面積の増大を招き、パッケージ全体の 小型化が困難となる。また外部に電圧変換回路21が必要となり、 コストの増大を招くという問題がある。

5 本発明は、前記従来の問題点に鑑みてなされたものであり、外部接続端子を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成にて、シリアルデータを伝送することができるマルチチップ型半導体装置を提供することを目的とする。

10 発明の開示

前記目的を達成するため、本発明の第1の発明は、第1の半導体 チップと第2の半導体チップとをパッケージ内で相互接続して構成 されるマルチチップ型半導体装置に関するものであり次の特徴を有 する。第1の半導体チップは、電圧変換回路と、第2の半導体チッ 15 プと接続するための複数の第1のチップ間接続部と、第1シリアル デコーダと、パッケージ外に引き出される外部接続端子と、該外部 接続端子に接続するための外部接続部とを備える。また、第2の半 導体チップは、第2シリアルデコーダと、第1の半導体チップと接 続するための複数の第2のチップ間接続部とを有し、複数の第1の 20 チップ間接続部と複数の第2のチップ間接続部とを直接接続するボ ンディングワイヤを備える。半導体装置がこのように構成されてお り、外部接続端子より入力されるシリアルデータは電圧変換回路と 第1のチップ間接続部と第2のチップ間接続部とを介して第2シリ アルデコーダに伝達される。

25 次に、本発明の第2の発明は、第1の半導体チップと第2の半導

15

25

体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置に関するものであって次の特徴を有する。第1の半導体チップは、電圧変換回路と、第2の半導体チップと接続するための複数の第1のチップ間接続部と、第1内部回路と、パッケージ外に引き出される外部接続端子と、該外部接続端子と接続するための外部接続部とを備える。また、第2の半導体チップは、第2内部回路と、第1の半導体チップと接続するための複数の第2のチップ間接続部とを備え、複数の第1のチップ間接続部と複数の第2のチップ間接続部とを直接接続するボンディングワイヤを備える。半導体装置がこのように構成されており、外部接続端子より入力される制御信号は電圧変換回路と第1のチップ間接続部と第2のチップ間接続部とを介して第2内部回路に伝達される。

本発明では、第1の半導体チップは高電圧を印加可能なものであり、第2の半導体チップは、第1の半導体チップよりも耐圧が低く、かつ外部から印加されるシリアルデータの電圧,制御信号の電圧より耐圧が低いものにすることが可能である。

また、第1の半導体チップおよび第2の半導体チップは、マイクロコンピュータからのシリアルデータ、制御信号によって制御することが可能である。

20 これらの構成により、低耐圧チップに高電圧を直接印加すること なく、シリアルデータの伝送、制御信号の伝達を行うことができる。

本発明によれば、前記のように低耐圧チップに高電圧を直接印加することなく、シリアルデータの伝送、制御信号の伝達を行うことができるため、外部接続端子数を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成で、シリアルデータを伝送すること

ができるマルチチップ型半導体装置の提供が実現する。

図面の簡単な説明

図1は本発明の実施形態1のマルチチップ型半導体装置の構成を 5 示すブロック図である。

図2は本発明の実施形態2のマルチチップ型半導体装置の構成を示すブロック図である。

図3は本発明の電圧変換回路の一例を示す回路図である。

図4は本発明の実施形態3のマルチチップ型半導体装置の構成を 10 示すブロック図である。

図5は本発明の実施形態3の第2シリアルデコーダ入力回路の一例を示す回路図である。

図6は従来のマルチチップ型半導体の構成を示すブロック図である。

15

発明を実施するための最良の形態

以下、本発明の実施形態について図面を参照しながら説明する。 なお、以下の説明において、図6にて説明した部材に対応する部材 には同一符号を付した。

20 図1は本発明の実施形態1のマルチチップ型半導体装置の構成を 示すブロック図であり、高耐圧の第1の半導体チップ1と低耐圧の 第2の半導体チップ2とをパッケージ3内で相互接続している。

第1の半導体チップ1は、電圧変換回路4と、前記第2の半導体 チップ2との接続のための複数の第1のチップ間接続部10と、第 25 1シリアルデコーダ6と、パッケージ3外に引き出される外部接続 端子12との接続のための外部接続部13とを有し、また、低耐圧の第2の半導体チップ2は、第2シリアルデコーダ5と、前記第1の半導体チップ1との接続のための複数の第2のチップ間接続部11とを備えている。

5 さらに、前記複数の第1のチップ間接続部10と前記複数の第2 のチップ間接続部間11とを直接接続するボンディングワイヤ9が 設けられ、前記外部接続端子12より入力されるシリアルデータが、 前記電圧変換回路4で減圧され、前記第1のチップ間接続部10と 前記第2のチップ間接続部11とを介して前記第2シリアルデコー 10 ダ5に供給される構成になっている。

図2は本発明の実施形態2のマルチチップ型半導体装置の構成を示すプロック図であり、第1の半導体チップ1は、電圧変換回路4と、前記第2の半導体チップ2と接続するための複数の第1のチップ間接続部10と、第1内部回路14と、パッケージ3外に引き出される外部接続端子12と、該外部接続端子12を接続のための外部接続部13とを有し、第2の半導体チップ2は、第2内部回路15と、前記第1の半導体チップ1と接続するための複数の第2のチップ間接続部11とを備えている。

さらに、前記複数の第1のチップ間接続部10と複数の第2のチ 20 ップ間接続部間11とを直接接続するポンディングワイヤ9が設け られ、前記外部接続端子12より入力される制御信号が、前記電圧 変換回路4で減圧され、前記第1のチップ間接続部10と前記第2 のチップ間接続部11とを介して前記第2内部回路15に供給され る構成になっている。

25 図3は本実施形態における電圧変換回路4の一例を示す回路図で

25

あり、電源電圧端子31と低耐圧用電源端子32とシリアルデータ入力端子33と出力端子34とGND端子35と参照電圧用端子36と定電流源37と抵抗38-1,38-2とPNP差動対トランジスタ(Tr)39と電流ミラー回路40-1~40-3とを備えている。

また、前記電源電圧端子31は電源7に、低耐圧用電源端子32 は低耐圧用チップの耐圧以下に設定された電源電圧に、シリアルデータ入力端子33はシリアルデータ用外部接続端子12に、出力端子34は第1のチップ間接続部10に、それぞれ接続されている。

前記シリアルデータ入力端子33には、電源7と同じ電圧の振幅が入力され、その電圧が参照電圧用端子36に印加される電圧より高いか低いかによって、PNP差動対Tr39のいずれか一方のTrがONあるいはOFFし、同時に電流ミラー回路40-1あるいは40-2のいずれか一方がON/OFFする。そして最終的に低利圧用電源端子32に印加される電源電圧と同じ振幅値のシリアルデータ信号が得られることになる。

前記構成により、低耐圧の第2の半導体チップ2に高電圧を直接 印加することなく、シリアルデータの伝送、および制御信号の伝達 を行うことができる。

20 また図4は本発明の実施形態3のマルチチップ型半導体装置の構成を示すブロック図である。高耐圧チップ1は耐圧10Vで電源7は最大7Vまで変化する。低耐圧チップ2の耐圧は3.6Vである。

電源7は電圧変換回路4の電源31と3Vレギュレータ50の電源端子に接続されている。3Vレギュレータ50の出力は前記電圧変換回路4の出力側電源32と、ボンディングワイヤー9、複数の

第1チップ間接続部10、複数の第2チップ間接続部11を介して 第2シリアルデコーダ5の入力回路の電源端子53に接続される。

-8-

一方前記電圧変換回路4の出力端子34はボンディングワイヤー9、複数の第1チップ間接続部10、複数の第2チップ間接続部11を介して第2シリアルデコーダ5の入力回路の入力端子54に接続される。

図5は第2シリアルデコーダ5の入力回路であり、入力端子54、 後段回路に接続される出力端子56、電源端子53、グランド端子 55を有している。

10 上記構成で外部接続端子12に入力される最大7V振幅のシリアルデータは、3V振幅に制限されたシリアルデータに電圧変換され、低耐圧チップ2の耐圧を超えることなく、低耐圧チップ2に供給される。

15 産業上の利用可能性

5

20

本発明は、複数の半導体チップを同一パッケージに収容したマルチチップ型半導体装置に適用され、特に外部接続端子数を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成であって、シリアルデータを伝送することを可能にするマルチチップ型半導体装置に実施して有効である。

10

20

請求の範囲

1. 第1の半導体チップ(1)と第2の半導体チップ(2)とを パッケージ(3)内で相互接続して構成されるマルチチップ型半導 体装置であって、

前記第1の半導体チップ(1)は、電圧変換回路(4)と、前記第2の半導体チップ(2)と接続するための複数の第1のチップ間接続部(10)と、第1シリアルデコーダ(6)と、前記パッケージ(3)外に引き出される外部接続端子(12)と、該外部接続端子(12)に接続するための外部接続部(13)とを備え、

前記第2の半導体チップ(2)は、第2シリアルデコーダ(5) と、前記第1の半導体チップ(1)と接続するための複数の第2の チップ間接続部(11)とを備え、

前記複数の第1のチップ間接続部(10)と前記複数の第2のチ 15 ップ間接続部(11)とを直接接続するボンディングワイヤ (9) を備え、

前記外部接続端子(12)より入力されるシリアルデータが前記電圧変換回路(4)と前記第1のチップ間接続部(10)と前記第2のチップ間接続部(11)とを介して前記第2シリアルデコーダ(5)に伝達されるように構成したことを特徴とするマルチチップ型半導体装置。

2. 前記第1の半導体チップ(1)は高電圧を印加可能なものであり、前記第2の半導体チップ(2)は、前記第1の半導体チップ
 (1)よりも耐圧が低く、かつ外部から印加されるシリアルデータ

の電圧より耐圧が低いものであることを特徴とする請求項1記載の マルチチップ型半導体装置。

- 3. 前記第1の半導体チップ(1)および前記第2の半導体チップ(2)は、マイクロコンピュータ(8)からのシリアルデータによって制御されることを特徴とする請求項1または2記載のマルチチップ型半導体装置。
- 4. 第1の半導体チップ(1)と第2の半導体チップ(2)とを10 パッケージ(3)内で相互接続して構成されるマルチチップ型半導体装置であって、

前記第1の半導体チップ(1)は、電圧変換回路(4)と、前記第2の半導体チップ(2)と接続するための複数の第1のチップ間接続部(10)と、第1内部回路(14)と、前記パッケージ(3)外に引き出される外部接続端子(12)と、該外部接続端子(12)と接続するための外部接続部(13)とを備え、

前記第2の半導体チップ(2)は、第2内部回路(15)と、前記第1の半導体チップ(1)と接続するための複数の第2のチップ間接続部(11)とを備え、

20 前記複数の第1のチップ間接続部(10)と複数の第2のチップ間接続部(11)とを直接接続するボンディングワイヤ(9)を備え、

前記外部接続端子(12)より入力される制御信号が前記電圧変換回路(4)と前記第1のチップ間接続部(10)と前記第2のチ25 ップ間接続部(11)とを介して前記第2内部回路(15)に伝達


されるように構成したことを特徴とするマルチチップ型半導体装置。

5. 前記第1の半導体チップ(1)は高電圧を印加可能なものであり、前記第2の半導体チップ(2)は、前記第1の半導体チップ(1)よりも耐圧が低く、かつ外部から印加される制御信号の電圧より耐圧が低いものであることを特徴とする請求項4記載のマルチチップ型半導体装置。


5

6. 前記第1の半導体チップ(1)および前記第2の半導体チップ(2)は、マイクロコンピュータ(8)からの制御信号によって制御されることを特徴とする請求項4または5記載のマルチチップ型半導体装置。


1/5



2/5



3/5



4 / 5






図 5



WO 2005/053024

5/5



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/011395

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L25/04, H01L25/18						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SE	B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L25/04, H01L25/18						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004						
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCUMEN	TTS CONSIDERED TO BE RELEVANT					
Càtegory*	Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim No.			
X .	JP 2003-197851 A (Sony Corp.) 11 July, 2003 (11.07.03), Par. Nos. [0023] to [0031], [Figs. 1, 7, 11 (Family: none)	•	1-6			
A	JP 11-86546 A (Fujitsu Ltd.), 30 March, 1999 (30.03.99), Claims 1, 6, 8; Par. Nos. [0054] to [0058]; Fig. 3 & US 6078514 A & TW 402801 B					
A	JP 11-68028 A (Matsushita Ele Co., Ltd.), 09 March, 1999 (09.03.99), Par. Nos. [0026] to [0057]; F (Family: none)		1-6			
Further de	Further documents are listed in the continuation of Box C. See patent family annex.					
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family				
Date of the actual completion of the international search 01 November, 2004 (01.11.04)		Date of mailing of the international sea 16 November, 2004				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No. Telephone No. Form PCT/ISA/210 (second sheet) (January 2004)						

A. 発明のN Int.	属する分野の分類(国際特許分類 (IPC)) Cl'H01L25/04,H01L25/	18			
B. 調査を行	テった分野				
調査を行った。	最小限資料(国際特許分類(IPC))				
. Int.	Cl' H01L25/04, H01L25/	18			
最小限资料以外	トの資料で調査を行った分野に含まれるもの				
日本国	国実用新案公報 1922-19:	9 6年 ·			
	国公開実用新案公報 1971-200	0.4年			
日本日	国登録実用新案公報 1994-200				
日本日	国実用新案登録公報 1996-200	0.4年			
国際調査で使用	用した電子データベース (データベースの名称、	調査に使用した用語)			
	••		· .		
-					
C. 関連する	ると認められる文献				
引用文献の			関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連する。	ときは、その関連する箇所の表示	請求の範囲の番号		
X .	JP 2003-197851 A (ソニー株式会社)		1-6		
	[0023] - [0031] [0036] - [0043]		1 - 0		
	(ファミリーなし)				
, ,					
A	JP 11-86546 A (富士通株式会社) 19	999 N3 3N	1-6		
	【請求項1】【請求項6】【請求項8】	[0054] - [0059]	1-6		
	【図3】	. [0000]			
	& US 6078514 A	•	'		
	& TW 402801 B				
			·		
X C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	\$1. → ± 177		
			本を登服。		
	カカテゴリー	の日の後に公表された文献	•		
I A」特に関連 もの	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ	された文献であって		
	山原とが月りるものではなく、発明の原理又は埋論				
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの					
「L」優先権主	E 眼に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考え	この人間のみて発明している。		
日若しく	くは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、旨	当該文献と他の1以		
	里由を付す) はる開示、使用、展示等に言及する文献	上の文献との、当業者にとって自	目明である組合せに		
「P」国際出席	頃日前で、かつ優先権の主張の基礎となる出願	よって進歩性がないと考えられる	ちもの		
「P」国際出願目前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了		国際調査報告の発送日 16.11。	2004		
	01.11.2004	0.11.	2004		
国際調本地門名	Dを発見が生一件				
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)		特許庁審査官(権限のある職員)	4R 9.169		
	即便番号100-8915	今井 拓也	<u> </u>		
東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3469					
L		1	140A 2403		

C (続き).			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する調求の範囲の番号	
A	JP 11-68028 A (松下電器産業株式会社) 1999.03.09 【0026】-【0057】【図1】【図2】 (ファミリーなし)	1 - 6	
;			